



KHOA KỸ THUẬT MÁY TÍNH

Thiết kế vi mạch số - CE222.Q22

Thiết kế D flip-flop dùng D-Latch

Lê Nguyễn Thành Danh - 23520241
Bùi Tấn Đạt - 23520244

E303, 13:00 27/5/2026




1. Sơ Đồ Nguyên Lý và Layout

Bảng 4.1: Bảng kích thước transistor sử dụng trong thiết kế


Nhóm transistor	NMOS W/L ($\mu\text{m}/\mu\text{m}$)	PMOS W/L ($\mu\text{m}/\mu\text{m}$)
TG ngõ vào	0.18/0.10	0.28/0.10
TG hồi tiếp	0.12/0.10	0.20/0.10
Inverter lưu trữ	0.12/0.10	0.30/0.10
Inverter ngõ ra	0.18/0.10	0.42/0.10
Inverter clock	0.30/0.10	0.75/0.10

Master-Slave Latch






1. Sơ Đồ Nguyên Lý và Layout




Master-Slave Latch







1. Sơ Đồ Nguyên Lý và Layout

D LATCH sử dụng transmission gate






1. Sơ Đồ Nguyên Lý và Layout






1. Sơ Đồ Nguyên Lý và Layout

D FLIP FLOP






2. Tần số hoạt động






KẾT QUẢ ĐẠT ĐƯỢC

Thông số	Giá trị	Ghi chú
VDD	1.2 V	Thiết lập mô phỏng
Tần số kiểm tra DFF	5 GHz	$t_{per} = 200$ ps, không kết luận Fmax tuyệt đối
Chu kỳ nhỏ nhất trong sweep	120 ps	Tương ứng khoảng 8.33 GHz trong điều kiện mô phỏng hiện tại
Kích thước layout DFF	$11.145\text{ }\mu\text{m} \times 6.505\text{ }\mu\text{m}$	Đo trên layout
Diện tích DFF	$72.50\text{ }\mu\text{m}^2$	Xấp xỉ từ kích thước layout





D LATCH



Hình 6.1: Waveform D_latch pre-layout



D FF



Hình 6.4: Waveform DFF post-layout



Q&A